Двоичнотроичная ячейка памяти

Троичный триггер — электронное, механическое, пневматическое, гидравлическое или другое устройство, имеющее три устойчивых состояния, возможность переключения из любого одного из трёх устойчивых состояний в любое из двух других устойчивых состояний и возможность определения в каком из трёх устойчивых состояний находится это устройство. Другими словами троичный триггер — это троичная ячейка памяти с возможностью записи троичных кодов (чисел) и чтения записанных троичных кодов (чисел) - тритов.

Троичный триггер может быть построен как на двухуровневых элементах, так и на трёхуровневых элементах.

Двухуровневые

Троичные двухуровневые триггеры строятся на двухуровневых элементах, а троичность работы достигается с помощью системы обратных связей. Троичные двухуровневые триггеры могут быть двухбитными и трёхбитными.

Двухбитные троичные двухуровневые триггеры имеют двухбитный вход и двухбитный выход. Один из таких троичных триггеров описан в ^[1]. По аппаратным затратам описанный троичный двухуровневый двухбитный триггер (9 логических элементов на 1 трит) значительно уступает троичным двухуровневым трёхбитным триггерам (3 логических элемента на 1 трит). Вместо него можно использовать троичные двухуровневые трёхбитные триггеры в двухбитном режиме (с отключенным выходом Q3), при этом аппаратные затраты на один разряд уменьшаются с 9 до 3 логических элементов на один трит (в три раза).

Трёхбитные троичные двухуровневые триггеры имеют трёхбитный однозначный вход и трёхбитный однозначный выход. Двухуровневость позволяет строить троичные трёхбитные однозначные триггеры на обычных элементах двухуровневых логик (РТЛ, ДТЛ, ТТЛ, ЭСЛ, МОП, КМОП и др.).

Известны нижеследующие троичные трёхбитные однозначные триггеры.

• Троичный трёхбитный однозначный триггер на трёх трёхвходовых мажоритарных клапанах с инверсией (переключателях по большинству с переворотом (3ППБ-НЕ))^[2].

• Троичный трёхбитный однонулевой триггер на трёх элементах 3И-НЕ (К155ЛА4, SN7410).

• Троичный трёхбитный одноединичный триггер на трёх элементах 3ИЛИ-НЕ (триггер А.П.Стахова)^[3](К155ЛЕ4, SN7427).
• Троичный трёхбитный однонулевой триггер на трёх элементах 4И-НЕ (К155ЛА1, SN7420).

• Троичный трёхбитный одноединичный триггер на трёх элементах 4ИЛИ-НЕ.
• Троичный трёхбитный одноединичный триггер на трёх элементах 2ИЛИ-НЕ.
• Троичный трёхбитный однонулевой триггер на трёх элементах 2И-НЕ.

Система обратных связей у всех триггеров одинаковая. Выход каждого из трёх элементов соединяется со входами двух других элементов. В триггерах на трёх мажоритарных клапанах с инверсией, на трёх элементах 3ИЛИ-НЕ и на трёх элементах 3И-НЕ три входных сигнала подаются на три входа трёх элементов и "землю". Триггер на трёх мажоритарных клапанах с инверсией переключается подачей сигнала переключения на один из трёх входов. Триггеры на трёх элементах 3ИЛИ-НЕ и на трёх элементах 3И-НЕ переключаются подачей сигнала переключения на два из трёх входов. В триггерах на элементах 4И-НЕ (SN7420, К155ЛА1 ^[4], 164ЛА8, К176ЛА8, CD4012, 564ЛА8, К561ЛА8, CD4012A, К555ЛА1) и 4ИЛИ-НЕ (164ЛЕ6, К176ЛЕ6, CD4002, 564ЛЕ6, К561ЛЕ6, CD4002A, КР1561ЛЕ6, CD4002B ^[5]) оставшиеся 6 входов объединяются в три пары, каждая из трёх пар подключена к двум элементам. Три входных сигнала подаются на три объединённые пары и "землю". Триггеры на трёх элементах 4И-НЕ и на трёх элементах 4ИЛИ-НЕ переключаются подачей сигнала переключения на одну из трёх пар. На выходе триггеров три выходные шины и "земля" (общая), подобно трёхфазной электрической сети.

Троичный трёхбитный однозначный триггер на трёх мажоритарных клапанах с инверсией имеет меньшее число связей и поэтому занимает меньшую площадь на кристалле кремния.

Троичные трёхбитные одноединичный триггер на трёх элементах 2ИЛИ-НЕ и однонулевой на трёх элементах 2И-НЕ целесообразно использовать в ячейках троичной статической сверхоперативной памяти (троичной КМОП микросхем К561 есть микросхема К561ИК1 "три трёхвходовых мажоритарно-мультиплексорных элемента" в одном корпусе ^[6]. При добавлении системы внешних обратных связей она может работать как троичный двухуровневый триггер.

Так как при "закреплении" уровня хранения на третьем входе монтажной "1" или монтажным "0" эти триггеры работают как обычный двоичный асинхронный RS-триггер, то эти триггеры являются аналогами двоичного асинхронного RS-триггера в двоичной цифровой электронике.

Входы и выходы.

В троичном аналоге RS-триггера три входа: S0 (Set0) - установка в 0 (аналог R-входа), S1 (Set1) - установка в 1 (аналог S-входа), S2 (Set2) - установка в 2 (без аналога) и "земля", и три выхода: Q0 - выход инвертора 0 (аналог Q), Q1 выход инвертора 1 (аналог инверсного Q) и Q2 выход инвертора 2 (без аналога) и "земля".

Подключение относительно простой логики на входе троичного трёхбитного триггера позволяет создать троичный трёхбитный триггер со счётным входом (троичный счётный триггер) и троичные счётчики на троичных счётных триггерах.

Также возможны троичные трёхбитные аналоги D-триггеров, троичные регистры данных, троичные полусумматоры, троичные полные сумматоры, троичные арифметико логические устройства (АЛУ), троичные процессоры, троичная статическая оперативная память (

Троичная трёхбитная логика позволяет уменьшить аппаратные затраты. Число триггеров - $r\,$, которое можно построить из $n\,$ логических элементов (инверторов с логикой на входе) равно:

$r=n/x\,$, где $x\,$ - основание системы счисления, регистр из которых вмещает:

$y(x)=x^{n/x}\,$ чисел (кодов)^[7].

Пример. На шести инверторах с логикой на входе можно построить 6/2=три двоичных триггера, в которые можно записать $3^2=8\,$ (восемь) кодов (чисел). На тех же шести инверторах с логикой на входе можно построить 6/3=два троичных трёхбитных триггера, в которые можно записать $2^3=9\,$ (девять) кодов (чисел). С увеличением числа инверторов с логикой на входе разница ещё более возрастает.

Быстродействие.

За один такт в троичной трёхбитной однозначной системе передаётся один трит, т.е. в 1,5 раза больше информации, чем в обычной двоичной системе.

Надёжность

Так как троичные двухуровневые трёхбитные триггеры могут работать и в трёхбитном и в двухбитном режимах, то, в случае обрыва одной из трёх выходных линий (проводников), можно перейти на двухбитный режим, что повышает надёжность устройств на этих триггерах.

Трёхуровневые

Троичный триггер на трёхуровневых элементах. В трёхуровневых элементах трём состояниям соответствуют три уровня напряжения — положительное, ноль, отрицательное (высокое, среднее, низкое). При одном переходе через ноль — от положительного уровня к отрицательному уровню устройство должно остановиться, при другом переходе через ноль — от отрицательного уровня к положительному уровню устройство не должно останавливаться. Таким образом достигается возможность перехода из любого из трёх устойчивых состояний в любое другое из двух оставшихся состояний. Схемы определения направления перехода из двух возможных уровней и фиксации в одном из двух случаев относительно сложны. В этих схемах возможны либо ложные срабатывания (фиксации), когда не надо, или проскоки, когда нужно остановиться. Трёхуровневые троичные триггеры рассматриваются в работе ^[8].

Быстродействие.

За один такт в троичной трёхуровневой системе передаётся один трит, т.е. в 1,5 раза больше, чем в обычной двоичной системе. Из-за трёх уровней напряжения вместо двух, спектр частот троичных трёхуровневых элементов в 1,5 раза шире спектра частот обычных двоичных двухуровневых элементов, т.е. при транзисторах с одинаковыми частотными свойствами тактовая частота в троичных трёхуровневых элементах должна быть в 1,5 раза меньше. Итого: 1,5/1,5=1, т.е. троичная трёхуровневая система имеет такуе же скорость передачи данных, как и обычная двоичная.

Смешанные

С трёхуровневым (однофазным) входом и с двухуровневым (трёхфазным) выходом.

На сайте ^[9] приводится проект смешанного троичного аналога двоичного тактируемого D-триггера с последовательным тактируемым трёхуровневым D-входом и с параллельным двухуровневым (трёхфазным) выходом, состоящий из 11 блоков, от 3 до 5 транзисторов в каждом блоке, т.е., как минимум 33 транзистора на один троичный трёхуровневый D-триггер.

С двухуровневым (трёхфазным) входом и с трёхуровневым (однофазным) выходом.

История

Известный советский компьютерный специалист профессор Поспелов писал: «Барьеры, стоящие на пути приложения троичной симметричной системы счисления в компьютерах, являются препятствиями технического порядка. До сих пор не разработаны экономичные и эффективные элементы с тремя устойчивыми состояниями. Как только такие элементы будут разработаны, бо́льшая часть компьютеров универсального типа и многие специальные компьютеры по всей вероятности будут разработаны таким образом, чтобы они функционировали в троичной симметрической системе счисления».^[10]

В 1956—1958 годах Николай Петрович Брусенцов с группой единомышленников (Механико-математический факультет МГУ) построил первую серийную электронную троичную ЭВМ с позиционной симметричной троичной системой счисления Сетунь.

В 1970 г. Брусенцов из МГУ построил электронную троичную ЭВМ Сетунь-70.

Известный американский учёный Дональд Кнут выражал мнение, что «замена двоичного триггера („flip-flop“) на троичный триггер („flip-flap-flop“) в один прекрасный день обязательно произойдёт». ^[11]

См. также

• Троичная система счисления
• Троичная логика
• Трит
• SRAM (память)
• Троичный компьютер
• Троичные алгоритмы
• Троичный поиск
• Троичные сортировки
• Троичный поиск
• АЦП
• 3 (число)

Внешние ссылки

1. ↑ http://trinary.ru/discussions/section/hardware Прототип троичного триггера на двоичной элементной базе
2. ↑ http://trinary.ru/discussions/19 Троичный двухуровневый триггер
3. ↑ http://www.goldenmuseum.com/1411FlipFlap_rus.html А.П.Стахов. Троичный триггер ("flip-flap-flop")
4. ↑ http://www.radioman.ru/sprav/1/ttl.php
5. ↑ http://www.qrz.ru/reference/kozak/cd4000/cdh01.shtml Справочник по низкочастотным КМОП микросхемам.
6. ↑ http://www.qrz.ru/reference/kozak/cd4000/cdh34.shtml
7. ↑ Позиционная система счисления
8. ↑ Троичная цифровая техника. Перспектива и современность. 28.10.05 Александр Кушнеров, Университет им. Бен-Гуриона, Беэр-Шева, Израиль.
9. ↑ [1]
10. ↑ http://www.goldenmuseum.com/index_rus.html Компьютеры Фибоначчи. "Троичный принцип" Николая Брусенцова
11. ↑ «Троичный принцип» Николая Брусенцова.

• микросхемы КМОП
• http://www.trinary.cc/ Стив Грабб. Проект элементов и узлов троичного компьютера.
• http://trinary.ru/ Тринари: троичная информатика, логика, цифровая техника
• http://www.goldenmuseum.com
• С.В.Фомин,"Системы счисления". "Популярные лекции по математике",

выпуск 40, М., "Наука", 1987 г., 48 стр..

• http://www.math.ru/lib/files/plm/v40.djvu Популярные лекции по математике. С.В.Фомин. Системы счисления. § 14. Об одном замечательном свойстве троичной системы, стр.39-40.
• http://dxdy.ru/topic1670-15.html Научный форум dxdy. Троичная логика и необычная схемотехника
• http://314159.ru/kushnerov/kushnerov1.pdf Троичная цифровая техника. Ретроспектива и современность. 28.10.05 Александр Кушнеров, Университет им. Бен-Гуриона, Беэр-Шева, Израиль.
• http://evolutsia.com/content/view/431/42/ Микросхема нового усилителя тока работающая в троичной системе.
• http://www.inp.nsk.su/~kozak/ttl/ttlh01.htm Справочник по стандартным цифровым ТТЛ микросхемам