Троичная ячейка памяти

Возможно, эта статья содержит оригинальное исследование. Добавьте ссылки на источники, в противном случае она может быть выставлена на удаление. Дополнительные сведения могут быть на странице обсуждения. (11 мая 2011)

Необходимо перенести содержимое этой статьи в статью «Троичный триггер». Вы можете помочь проекту, объединив статьи. В случае необходимости обсуждения целесообразности объединения, замените этот шаблон на шаблон {{к объединению}} и добавьте соответствующую запись на странице Википедия: К объединению. Пожалуйста, также проверьте историю правок.

Троичная ячейка памяти используется ^{[источник не указан 827 дней]}в электронике, в пневмонике и в других областях.

Традиционно ячейка памяти определяется, как наименьшая часть памяти имеющая свой адрес. При таком определении троичная ячейка памяти может иметь несколько троичных разрядов в зависимости от системы адресации памяти троичной ЭВМ (компьютера).

По элементной основе троичные ячейки памяти могут быть построены

• на триггерах, подобно двоичной SRAM, высокое быстродействие, но дорого из-за большего числа транзисторов на ячейку;
• на конденсаторе с транзистором, подобно двоичной DRAM. Ёмкость в 1,5 раза больше, но в 1,5 раза ниже быстродействие и в 1,5 раза ниже помехоустойчивость.

Классификация

Трёхуровневые

В них три потенциала разных уровней (положительный, нулевой, отрицательный) соответствуют трём устойчивым состояниям ячейки

Двухуровневые

В них элементарным устройством является двухуровневый инвертор с двумя потенциалами (высокий, низкий), а троичность работы достигается цепями обратных связей между тремя двухуровневыми инверторами. Такая ячейка памяти называется троичный двухуровневый триггер.

Двухразрядные

Трёхразрядные

Троичная SRAM

Проект троичной SRAM приведён в ^[1]

Этот раздел не завершён. Вы поможете проекту, исправив и дополнив его.

Троичная DRAM

Троичная DRAM построена, подобно двоичной DRAM, на элементе с одним конденсатором и одним аналоговым ключом, работающим и с положительными и с отрицательными сигналами, но с биполярным зарядом конденсатора. Положительный заряд соответствует одному из трёх состояний, отрицательный второму, а «0» — третьему состоянию. В схемах считывания-регенерации вместо одного компаратора, который делит весь диапазон амплитуд на две части, два компаратора, которые делят весь диапазон амплитуд на три части. Схемы записи при этом подают на ячейки и положительное и отрицательное напряжение.

Элемент такой троичной ячейки DRAM показан на рисунке справа.

При одинаковом числе конденсаторов ёмкость троичной трёхуровневой DRAM увеличивается в 1,5 раза.

При этом трёхуровневая DRAM, по сравнению с двухуровневой DRAM имеет в 1,5 раза меньшее быстродействие.

При одинаковом размахе напряжений трёхуровневая DRAM имеет меньшую помехоустойчивость.

Для достижения одинаковой с двухуровневой DRAM помехоустойчивости нужно увеличить размах напряжений, что потребует увеличение максимального допустимого напряжения почти всех элементов микросхемы DRAM.

Все эти свойства определяют область её применения: в 1,5 раза более медленные, с в 1,5 раза меньшей помехоустойчивостью, DRAM с в 1,5 раза большей ёмкостью.^[2]

См. также

• Троичная логика
• Троичный разряд
• Троичный триггер
• Троичная ЭВМ

Примечания

1. ↑ Троичная SRAM
2. ↑ Троичная DRAM

Для улучшения этой статьи желательно?: Найти и оформить в виде сносок ссылки на авторитетные источники, подтверждающие написанное. Проставить интервики в рамках проекта Интервики.